单片机控制板的设计原则

1. 元器件布局的考虑

元器件布局时,应该把相互有关的元件尽量放得近一些。例如,时钟发生器、晶振、CPU的时钟输入端都易产生噪音,在放置的时候应该把它们靠近些。对于那些易产生噪声的器件、小电流电路、大电流电路、开关电路等,应尽量使其远离单片机的逻辑控制电路和存储电路(ROM、RAM);如有可能,则将这些电路另外制成电路板,会更加有利于抗干扰,提高电路工作时的可靠性。

2. 去耦电容的设置

尽量在关键元件,如ROM、RAM等芯片旁边安装去耦电容。实际上,印制电路板走线、引脚走线和接线等都可能含有较大的电感效应。大的电感可能在VCC走线上引起严重的开关噪声尖峰,防止其产生的唯一方法是在VCC与电源地之间安放一个0.1μF的去耦电容。如果电路板上使用的是表面安装零件,则可以用片状电容直接紧靠着元件,在VCC引脚上固定。最好是使用瓷片电容,因为这种电容有较低的静电损耗(ESL)和高频阻抗,另外这种电容在温度和时间上的介质稳定性也很不错。尽量不要使用钽电容,因为它在高频下的阻抗较高。

另外在安放去耦电容时需要注意以下几点:

a. 在印制电路板的电源输入端跨接100μF左右的去耦电容;如果体积允许,电容量大一些更好。

b. 原则上每个集成电路芯片的旁边都需要放置一个0.01μF的瓷片电容;如果电路板的空隙太小而放置不下,可以每10个芯片左右放置一个1~10μF的钽电容。

c.  对于抗干扰能力弱的、关断时电流变化大的元件和RAM、ROM等存储元件,应该在电源线(VCC)和地线之间接入去耦电容。

d. 电容的引线不要太长,特别是高频旁路电容不能带引线。

3. 接地线的处理

在这种电路中地线的种类有很多(有系统地、屏蔽地、逻辑地、模拟地等),地线布局是否合理,将决定整个电路的抗干扰能力。在设计地线和接地点的时候,应该考虑以下问题:

a. 逻辑地和模拟地要分开布线,不能合用,将它们各处的地线分别与相应的电源地线相连。设计时,模拟地线应尽量加粗,而且尽可能加大引出端的接地面积。一般来讲,对于输入输出的模拟信号,与单片机电路之间最好通过光耦进行隔离。

b. 在设计逻辑电路的印制板时,其地线应构成闭环形式,可提高电路的抗干扰能力。

c. 地线应尽量粗。如果地线很细,则地线电阻将会很大,造成接地电位随电流的变化而变化,致使信号电平不稳、电路的抗干扰能力下降。在布线允许的情况下,要保证主要地线的宽度至少在2~3mm,元件引脚上的接地线应在1.5mm左右。

d. 要注意接地点的选择。当板上信号频率低于1MHz时,由于布线和元件之间的电磁感应影响很小,而接地电路形成的环流对于干扰的影响较大,所以要采用一点接地,使其不形成回路。当电路板上信号频率高于10MHz时,由于布线的电感效应明显,地线阻抗变得很大,此时接地电路形成的环流就不再是主要问题了,所以应采用多点接地,尽量降低地线阻抗。

e. 电源线的设置除了要根据电流的大小尽量加粗线宽度外,布线时还应使电源线、地线的走线方向与数据线的走线方向一致。此外,还可用地线将电路板的底层没有走线的地方铺满,这些方法都有助于增强电路的抗干扰能力。

4. 数据线宽度选择

数据线的宽度也应尽可能宽,以减小阻抗。至少不小于0.3mm,如果采用0.46mm或者更大,则更为理想。

5. 电路板过孔的处理

由于电路板的过孔会带来约10pF的电容效应,对于高频电路,将会引入太多的干扰,所以在布线的时候应该注意。